Une grande opportunité approche pour Samsung... Mise à fond sur l'emballage avancé Chaque décembre, des cadres supérieurs de géants des semi-conducteurs AI comme NVIDIA et Broadcom se réunissent au siège de TSMC dans le parc scientifique de Hsinchu, à Taïwan. Leur objectif est de sécuriser ne serait-ce qu'un créneau supplémentaire sur les lignes de production "Emballage Avancé" de TSMC, qui intègrent des GPU et de la mémoire à large bande (HBM) pour créer des accélérateurs AI. L'allocation de ces lignes, connues sous le nom de "CoWoS" (Chip-on-Wafer-on-Substrate), détermine le volume d'accélérateurs AI qu'ils peuvent produire l'année suivante. En fait, Google aurait réduit l'objectif de production de son accélérateur AI propriétaire, l'unité de traitement Tensor (TPU), de 1 million d'unités par rapport à son objectif initial de 4 millions, car il a perdu face à NVIDIA dans la bataille pour la capacité CoWoS. L'"Emballage Avancé", qui monte des semi-conducteurs haute performance comme les GPU et la HBM sur un matériau spécial appelé "interposeur en silicium" pour les faire fonctionner de manière transparente comme une seule puce, est devenu le champ de bataille décisif pour la suprématie sur le marché des semi-conducteurs AI cette année. Alors que les processus ultra-fins—rétrécissant les largeurs de circuit à la plage de 1 nanomètre (nm) pour intégrer plusieurs fonctions dans une petite puce—atteignent leurs limites techniques, les entreprises de semi-conducteurs se tournent vers l'emballage avancé pour connecter plusieurs puces et les faire fonctionner comme une seule unité. Par conséquent, le marché connexe devrait passer de 43 milliards de dollars (environ 62 trillions de KRW) l'année dernière à 64,3 milliards de dollars (environ 93 trillions de KRW) d'ici 2028. Actuellement, le marché de l'emballage avancé est dominé par TSMC. La situation a atteint un point où les entreprises ne peuvent pas produire d'accélérateurs AI à temps même si elles ont sécurisé des GPU et de la HBM, simplement parce qu'elles n'ont pas reçu suffisamment de lignes CoWoS de TSMC. En réponse aux demandes répétées de NVIDIA, AMD, Broadcom et d'autres, TSMC a décidé d'investir 7,5 milliards de dollars (environ 10,85 trillions de KRW) cette année—son montant le plus élevé jamais investi—pour élargir considérablement sa capacité d'emballage avancé. Samsung Electronics voit également l'emballage avancé comme le prochain champ de bataille clé après la HBM et renforce son activité connexe. Il est rapporté qu'il commercialise une solution "clé en main"—offrant un emballage avancé associé à des services de DRAM et de fonderie—à des entreprises comme Google, AMD et Amazon, qui n'ont pas pu sécuriser suffisamment de lignes CoWoS en raison de la domination de NVIDIA. Pour produire les accélérateurs AI—souvent appelés les "pelles" de la ruée vers l'or à l'ère AI—les puces doivent passer par deux étapes d'emballage avancé (un processus qui fait fonctionner plusieurs puces comme une seule). La première est la fabrication de la HBM, qui implique l'empilement de jusqu'à 16 DRAM. Une fois ce processus, qui est bien plus difficile que la production standard de DRAM, terminé, un défi encore plus grand attend : l'"Emballage 2.5D", qui connecte la HBM et le GPU sur un substrat spécial appelé interposeur en silicium pour fonctionner comme une seule puce. Peu importe la qualité du GPU et de la HBM, si l'emballage avancé échoue, l'accélérateur AI ne peut pas fonctionner correctement. C'est un processus de haute difficulté, avec un rendement de l'industrie leader TSMC restant à seulement 50–60%. Alors que TSMC ne parvient pas à suivre le flot de commandes de NVIDIA et AMD, l'emballage 2.5D est devenu le plus grand goulot d'étranglement entravant l'expansion du marché AI. ◇ Alternatives aux limites des processus ultra-fins L'emballage est largement divisé en emballage traditionnel et emballage avancé. L'emballage traditionnel fait référence au processus de placement d'une seule puce sur une carte principale et de connexion électrique. C'est une partie du processus "back-end", qui était auparavant évalué comme une technologie "moins critique" dans l'écosystème des semi-conducteurs. Cependant, la situation a changé alors que la demande de puces haute performance a explosé à l'ère AI. Jusqu'au début des années 2020, les entreprises de semi-conducteurs ont mis "tous les œufs dans le même panier" sur les "processus ultra-fins", rétrécissant les largeurs de circuit à moins de 2 nm pour intégrer plus de fonctions dans des puces plus petites. Mais cette compétition a eu des effets contraires. La rentabilité a diminué en raison de la nécessité d'acheter des équipements de lithographie à ultraviolets extrêmes (EUV) coûtant jusqu'à 500 milliards de KRW par unité. Les défis techniques étaient également formidables ; à mesure que les largeurs de ligne se réduisaient, les interférences augmentaient et le courant de fuite croissait, rendant difficile le contrôle de la génération de chaleur. La solution trouvée était l'emballage. Au lieu de comprimer des fonctions complexes dans une seule puce via des processus ultra-fins, connecter plusieurs puces modérément avancées pouvait atteindre la même performance. L'industrie a attaché le modificateur "Avancé" à cette technologie parce que sa difficulté technique dépasse de loin celle de l'emballage traditionnel. ◇ Pénurie sévère de capacité CoWoS Le leader est TSMC. Son arme principale est une technologie d'emballage avancé 2.5D appelée "CoWoS-S." Elle place un interposeur en silicium—une couche de matériau spécial agissant comme un pont—sur un substrat et dispose plusieurs puces horizontalement. L'interposeur en silicium se compose de vias à travers le silicium (TSV), qui sont des passages verticaux reliant le substrat inférieur aux puces supérieures, et d'une couche de redistribution (RDL), qui connecte les signaux entre les puces. On l'appelle emballage 2.5D parce que l'interposeur et les puces sont empilés verticalement (3D) sur le substrat, tandis que les puces sont disposées horizontalement (2D). Alors que la demande de puces haute performance a augmenté avec l'ère AI, NVIDIA et AMD ont reconnu la puissance de CoWoS. Ainsi, des accélérateurs AI comme le B200 et le H100, connectant HBM et GPU, ont vu le jour. Selon Samsung Securities, la capacité de production CoWoS de TSMC (convertie en wafers) est passée de 35 000 feuilles par mois en 2024 à environ 70 000 feuilles l'année dernière, et devrait atteindre environ 110 000 feuilles cette année. Cependant, les évaluations suggèrent que cela reste insuffisant. En considérant que l'allocation CoWoS pour NVIDIA par TSMC est d'environ 55%, le calcul suggère que seulement 8,91 millions d'accélérateurs AI "Blackwell" peuvent être produits cette année. Ce volume peut soutenir des centres de données avec une capacité maximale de 18 gigawatts (GW), ce qui ne représente que 50% de la capacité d'investissement des centres de données mondiaux cette année. Samsung Securities a analysé : "Il est possible que TSMC ne puisse même pas répondre à la demande de NVIDIA cette année." ◇ Samsung Electronics vise un créneau Samsung Electronics est à la recherche d'une opportunité. Bien que l'entreprise nationale Rebellions ait vérifié les capacités techniques de Samsung dans une certaine mesure en développant son dernier accélérateur AI, "Rebel Quad", en utilisant le service d'emballage 2.5D de Samsung "I-Cube", Samsung n'a pas encore sécurisé de clients mondiaux significatifs. Cependant, alors que le "goulot d'étranglement TSMC" ne montre aucun signe de résolution, des observations suggèrent qu'une opportunité viendra bientôt pour Samsung. Samsung proposerait un "service clé en main"—fournissant mémoire liée aux accélérateurs AI, fonderie et emballage avancé en une seule fois—à des entreprises comme Broadcom (fabricant du TPU de Google) et AMD, qui n'ont pas reçu suffisamment de volume CoWoS en raison de NVIDIA. SK Hynix prête également attention à l'emballage 2.5D. Il a commencé des R&D à grande échelle centrées sur son Institut de Recherche en Technologies Futures et son organisation Emballage & Test (P&T). Bien que SK Hynix trace une ligne en déclarant qu'il s'agit "de créer une HBM mieux personnalisée pour les clients", l'industrie observe une forte possibilité qu'il entre sérieusement dans le secteur de l'emballage 2.5D à l'avenir.

J'ai aussi entendu quelque chose d'intéressant. Apparemment, Samsung joue dur—si une entreprise sans usine veut sécuriser la HBM de Samsung, Samsung exige qu'elle passe au moins une partie de ses commandes de puces avec Samsung Foundry. N'est-ce pas fou comme les temps ont changé ? Personne ne voulait utiliser la HBM de Samsung auparavant, mais maintenant la HBM de Samsung attire du volume vers Samsung Foundry.

Google, incapable de sécuriser une capacité CoWoS suffisante, réduit son volume de production de TPU pour 2026 de l'objectif initial de 4 millions d'unités à 3 millions. Samsung mène des actions marketing pour proposer un emballage avancé comme une solution "clé en main" associée à des services DRAM et de fonderie à Google, AMD et Amazon. selon The Korea Economic Daily