大きなチャンスがサムスンに迫る...先進的なパッケージングに全力を注ぐ 毎年12月には、NVIDIAやBroadcomといったAI半導体大手の幹部たちが、台湾の新竹サイエンスパークにあるTSMC本社に集まります。彼らの目標は、GPUとハイバンド幅メモリ(HBM)を統合してAIアクセラレータを作るTSMCの「アドバンスト・パッケージング」生産ラインに、たとえ1つでもスロットを確保することです。これらのラインの割り当ては「CoWoS」(Chip-on-Wafer-on-Substrate)として知られ、翌年に生産可能なAI加速器の生産量を決定します。実際、Googleは独自のAIアクセラレーターであるテンソル処理ユニット(TPU)の生産目標を、CoWoSの生産力争いでNVIDIAに敗れたため、当初の目標である400万台から100万台引き下げたと報じられています。 「アドバンスト・パッケージング」と呼ばれる、GPUやHBMなどの高性能半導体を「シリコンインターポーザー」と呼ばれる特殊な材料に搭載し、それらをシームレスに単一のチップとして機能させる技術は、今年のAI半導体市場における覇権を巡る決定的な戦場として浮上しています。超微細プロセス――1ナノメートル(nm)の範囲に狭くして複数の機能を小型チップに詰める技術的な限界に達すると、半導体企業は複数のチップを接続し、一つのユニットとして動作させるための高度なパッケージングに目を向けています。 したがって、関連市場は昨年の430億ドル(約62兆ウォン)から2028年までに643億ドル(約93兆ウォン)に成長すると予測されています。現在、先進パッケージング市場はTSMCが支配しています。状況は、たとえGPUやHBMを確保していても、TSMCのCoWoSラインが十分に割り当てられていないためにAIアクセラレータを期限内に生産できない状況にまで至っています。NVIDIA、AMD、ブロードコムなどからの繰り返しの要求に応え、TSMCは今年75億ドル(約10.85兆ウォン)を投資し、先進的なパッケージング能力を大幅に拡大することを決定しました。これは過去最大の規模です。 サムスン電子もHBMに続く先端パッケージングを次の重要な戦場と見なし、関連事業の強化を進めています。同社は、NVIDIAの支配により十分なCoWoSラインを確保できなかったGoogle、AMD、Amazonなどの企業に対し、DRAMやファウンドリーサービスとバンドルされた高度なパッケージングを提供する「ターンキー」ソリューションをマーケティングしていると報じられています。 AI加速器、すなわちAI時代のゴールドラッシュの「ツルハシ」と呼ばれるものを作るためには、チップが2段階の高度なパッケージング(複数のチップが一つのように動作するプロセス)を経なければなりません。1つ目はHBMの製造で、最大16個のDRAM(DRAM)を積み重ねます。このプロセスは標準的なDRAM製造よりもはるかに困難ですが、さらに大きな課題が待ち受けています。それが「2.5Dパッケージング」と呼ばれる、HBMとGPUをシリコンインターポーザーと呼ばれる特殊な基板上で接続し、単一のチップとして機能させるものです。 GPUやHBMがどれほど優れていても、高度なパッケージングが失敗するとAIアクセラレータは正常に機能しません。これは非常に難しいプロセスであり、業界のリーダーであるTSMCの利回りはわずか50〜60%にとどまっています。TSMCがNVIDIAやAMDからの大量受注に追いつけない中、2.5DパッケージングはAI市場の拡大を妨げる最大のボトルネックとなっています。 ◇ 超微細プロセスの限界の代替案 パッケージングは大きく、従来型パッケージングとアドバンスドパッケージングに分けられます。従来のパッケージングとは、単一のチップをメインボード上に配置し、電気的に接続するプロセスを指します。これは「バックエンド」プロセスの一部であり、以前は半導体エコシステムの中で「より重要度の低い」技術と評価されていました。 しかし、AI時代に高性能チップの需要が爆発的に増加したことで状況は変わりました。2020年代初頭までは、半導体企業は「超微細プロセス」に全力を注ぎ、回路幅を2nm未満に絞り込み、より多くの機能を小型チップに詰め込んでいました。しかし、この競争は裏目に出ました。極紫外線(EUV)リソグラフィ装置の購入が必要で、1台あたり最大5,000億ウォンの費用がかかるため、収益性は低下しました。技術的な課題も非常に困難でした。線幅が狭まるにつれて干渉が増加し、漏れ電流が増加し、熱発生の制御が困難になりました。 見つかった解決策はパッケージングでした。複雑な機能を超微細プロセスで単一のチップに詰め込む代わりに、複数の中程度に高度なチップを接続することで同じ性能を達成できます。業界はこの技術に「Advanced」という修飾語を付けました。なぜなら、その技術的な難易度が従来の包装をはるかに上回っているからです。 ◇ CoWoS容量の深刻な不足 最有力候補はTSMCです。主な兵装は「CoWoS-S」と呼ばれる2.5Dの先進パッケージング技術です。基板の上にシリコンインターポーザー(橋梁として機能する特殊な材料層)を置き、複数のチップを水平に配置します。シリコンインターポーザは、底部基板と上部チップをつなぐ垂直通路であるスルーシリコンビア(TSV)と、チップ間で信号を接続する再分配層(RDL)で構成されています。インターポーザーとチップが基板上に垂直(3D)に積み重ねられ、チップは水平に配置され(2D)、2.5Dパッケージングと呼ばれる。 AI時代とともに高性能チップの需要が高まる中、NVIDIAとAMDはCoWoSの力を認識しました。こうして、HBMとGPUを接続するB200やH100のようなAIアクセラレータが誕生しました。 サムスン証券によると、TSMCのCoWoS生産能力(ウェハー換算)は2024年の月間35,000枚から昨年の約70,000枚に増加し、今年は約110,000枚に増加すると予想されています。しかし、評価によれば、それでもまだ不十分であることが示唆されています。TSMCによるNVIDIAへのCoWoS配分が約55%であることを考えると、今年生産できる「ブラックウェル」AIアクセラレータはわずか891万台と推定されます。この容量は最大容量18ギガワット(GW)のデータセンターを支えることができ、今年は世界のデータセンター投資容量のわずか50%に過ぎません。サムスン証券は「TSMCが今年、NVIDIAの需要すら満たせない可能性がある」と分析しました。 ...