Uma Grande Oportunidade se Aproxima da Samsung... Apostando Tudo em Embalagens Avançadas Todos os anos, em dezembro, executivos seniores de gigantes de semicondutores de IA como NVIDIA e Broadcom se reúnem na sede da TSMC no Parque Científico de Hsinchu, Taiwan. O objetivo deles é garantir pelo menos mais uma vaga nas linhas de produção de "Embalagens Avançadas" da TSMC, que integram GPUs e Memória de Alta Largura de Banda (HBM) para criar aceleradores de IA. A alocação dessas linhas, conhecidas como "CoWoS" (Chip-on-Wafer-on-Substrate), determina o volume de aceleradores de IA que podem produzir no ano seguinte. De fato, a Google supostamente reduziu a meta de produção de seu acelerador de IA proprietário, a Unidade de Processamento Tensor (TPU), em 1 milhão de unidades em relação à sua meta original de 4 milhões, porque perdeu para a NVIDIA na disputa pela capacidade de CoWoS. "Embalagens Avançadas," que monta semicondutores de alto desempenho como GPUs e HBM em um material especial chamado "interposer de silício" para fazê-los funcionar perfeitamente como um único chip, emergiu como o campo de batalha decisivo pela supremacia no mercado de semicondutores de IA este ano. À medida que os processos ultra-finos—reduzindo as larguras de circuito para a faixa de 1 nanômetro (nm) para embutir múltiplas funções em um chip pequeno—atingem seus limites técnicos, as empresas de semicondutores estão recorrendo a embalagens avançadas para conectar múltiplos chips e operá-los como uma única unidade. Consequentemente, o mercado relacionado está projetado para crescer de $43 bilhões (aprox. 62 trilhões de KRW) no ano passado para $64,3 bilhões (aprox. 93 trilhões de KRW) até 2028. Atualmente, o mercado de embalagens avançadas é dominado pela TSMC. A situação chegou a um ponto em que as empresas não conseguem produzir aceleradores de IA a tempo, mesmo que tenham garantido GPUs e HBM, simplesmente porque não foram alocadas linhas suficientes de CoWoS da TSMC. Em resposta a demandas repetidas da NVIDIA, AMD, Broadcom e outros, a TSMC decidiu investir $7,5 bilhões (aprox. 10,85 trilhões de KRW) este ano—o maior valor já registrado—para expandir significativamente sua capacidade de embalagens avançadas. A Samsung Electronics também vê as embalagens avançadas como o próximo campo de batalha chave após a HBM e está fortalecendo seu negócio relacionado. Relata-se que está comercializando uma solução "turnkey"—oferecendo embalagens avançadas combinadas com serviços de DRAM e fundição—para empresas como Google, AMD e Amazon, que não conseguiram garantir linhas suficientes de CoWoS devido à dominância da NVIDIA. Para produzir os aceleradores de IA—frequentemente chamados de "picaretas" da corrida do ouro na era da IA—os chips devem passar por duas etapas de embalagens avançadas (um processo que faz múltiplos chips funcionarem como um só). A primeira é a fabricação de HBM, que envolve empilhar até 16 DRAMs. Uma vez que esse processo, que é muito mais difícil do que a produção padrão de DRAM, é concluído, um desafio ainda maior aguarda: "Embalagem 2.5D," que conecta o HBM e a GPU em um substrato especial chamado interposer de silício para funcionar como um único chip. Não importa quão bons sejam a GPU e a HBM, se a embalagem avançada falhar, o acelerador de IA não pode funcionar corretamente. É um processo de alta dificuldade, com o rendimento do líder da indústria TSMC permanecendo em apenas 50–60%. À medida que a TSMC não consegue acompanhar a enxurrada de pedidos da NVIDIA e AMD, a embalagem 2.5D se tornou o maior gargalo que impede a expansão do mercado de IA. ◇ Alternativas aos Limites dos Processos Ultra-Finos A embalagem é amplamente dividida em embalagem tradicional e embalagem avançada. A embalagem tradicional refere-se ao processo de colocar um único chip em uma placa principal e conectá-lo eletricamente. É parte do processo "back-end," que anteriormente era avaliado como uma tecnologia "menos crítica" no ecossistema de semicondutores. No entanto, a situação mudou à medida que a demanda por chips de alto desempenho explodiu na era da IA. Até o início dos anos 2020, as empresas de semicondutores foram "tudo-in" em "processos ultra-finos," reduzindo as larguras de circuito para abaixo de 2nm para embutir mais funções em chips menores. Mas essa competição teve um efeito contrário. A rentabilidade caiu devido à necessidade de comprar equipamentos de litografia de Ultravioleta Extrema (EUV) que custam até 500 bilhões de KRW por unidade. Os desafios técnicos também eram formidáveis; à medida que as larguras diminuíam, a interferência aumentava e a corrente de fuga crescia, dificultando o controle da geração de calor. A solução encontrada foi a embalagem. Em vez de enfiar funções complexas em um único chip por meio de processos ultra-finos, conectar vários chips moderadamente avançados poderia alcançar o mesmo desempenho. A indústria anexou o modificador "Avançado" a essa tecnologia porque sua dificuldade técnica supera em muito a da embalagem tradicional. ◇ Severas Falta de Capacidade de CoWoS O líder é a TSMC. Sua principal arma é uma tecnologia de embalagem avançada 2.5D chamada "CoWoS-S." Ela coloca um interposer de silício—uma camada de material especial que atua como uma ponte—sobre um substrato e organiza múltiplos chips horizontalmente. O interposer de silício consiste em Vias de Silício Através (TSV), que são passagens verticais conectando o substrato inferior aos chips superiores, e uma Camada de Redistribuição (RDL), que conecta sinais entre os chips. É chamada de embalagem 2.5D porque o interposer e os chips são empilhados verticalmente (3D) sobre o substrato, enquanto os chips são organizados horizontalmente (2D). À medida que a demanda por chips de alto desempenho cresceu com a era da IA, a NVIDIA e a AMD reconheceram o poder do CoWoS. Assim, aceleradores de IA como o B200 e H100, conectando HBM e GPUs, nasceram. De acordo com a Samsung Securities, a capacidade de produção de CoWoS da TSMC (convertida em wafers) aumentou de 35.000 folhas por mês em 2024 para cerca de 70.000 folhas no ano passado, e espera-se que suba para cerca de 110.000 folhas este ano. No entanto, as avaliações sugerem que isso ainda é insuficiente. Considerando que a alocação de CoWoS para a NVIDIA pela TSMC é de cerca de 55%, o cálculo sugere que apenas 8,91 milhões de aceleradores de IA "Blackwell" podem ser produzidos este ano. Esse volume pode suportar data centers com uma capacidade máxima de 18 gigawatts (GW), o que representa apenas 50% da capacidade de investimento global em data centers este ano. A Samsung Securities analisou: "Há uma possibilidade de que a TSMC não consiga atender nem mesmo à demanda da NVIDIA este ano." ...