三星面临重大机遇……全力投入先进封装 每年12月，像NVIDIA和博通这样的AI半导体巨头的高管们会聚集在台湾新竹科学园区的台积电总部。他们的目标是确保在台积电的“先进封装”生产线上再获得一个名额，这些生产线将GPU和高带宽内存（HBM）集成在一起，以创建AI加速器。这些生产线的分配被称为“CoWoS”（芯片-晶圆-基板），决定了他们在接下来一年可以生产的AI加速器的数量。事实上，谷歌据报道将其专有AI加速器——张量处理单元（TPU）的生产目标从原定的400万台下调了100万台，因为它在争夺CoWoS产能的战斗中输给了NVIDIA。 “先进封装”将高性能半导体如GPU和HBM安装在一种称为“硅中介层”的特殊材料上，使其能够无缝地作为单个芯片工作，已成为今年AI半导体市场的决定性战场。随着超细工艺——将电路线宽缩小到1纳米（nm）范围，以将多个功能打包到一个小芯片中——达到技术极限，半导体公司正在转向先进封装，以连接多个芯片并将其作为一个单元运行。 因此，相关市场预计将从去年的430亿美元（约62万亿韩元）增长到2028年的643亿美元（约93万亿韩元）。目前，先进封装市场由台积电主导。情况已经达到即使公司获得了GPU和HBM，也无法按时生产AI加速器，仅仅是因为他们没有获得足够的台积电CoWoS产线的分配。作为对NVIDIA、AMD、博通等公司反复要求的回应，台积电决定在今年投资75亿美元（约108.5万亿韩元）——这是其有史以来最大的一笔——以显著扩大其先进封装能力。 三星电子也将先进封装视为继HBM之后的下一个关键战场，并正在加强其相关业务。据报道，它正在向谷歌、AMD和亚马逊等公司推广一种“交钥匙”解决方案——提供与DRAM和代工服务捆绑的先进封装——这些公司由于NVIDIA的主导地位而未能获得足够的CoWoS产线。 为了生产AI加速器——通常被称为AI时代的“淘金镐”——芯片必须经历两个阶段的先进封装（一个使多个芯片像一个芯片一样工作的过程）。第一个是HBM的制造，涉及堆叠多达16个DRAM。一旦这个过程（远比标准DRAM生产更困难）完成，接下来将面临更大的挑战：“2.5D封装”，它将HBM和GPU连接在一种称为硅中介层的特殊基板上，使其作为单个芯片工作。 无论GPU和HBM多么优秀，如果先进封装失败，AI加速器就无法正常工作。这是一个高难度的过程，行业领导者台积电的良率仅保持在50-60%。随着台积电无法跟上来自NVIDIA和AMD的订单洪流，2.5D封装已成为阻碍AI市场扩展的最大瓶颈。 ◇ 超细工艺的替代方案 封装大致分为传统封装和先进封装。传统封装是指将单个芯片放置在主板上并进行电连接的过程。它是“后端”过程的一部分，之前被评估为半导体生态系统中“较不关键”的技术。 然而，随着AI时代对高性能芯片的需求爆炸，情况发生了变化。在2020年代初，半导体公司全力投入“超细工艺”，将电路宽度缩小到2nm以下，以将更多功能打包到更小的芯片中。但这种竞争适得其反。由于需要购买每台高达5000亿韩元的极紫外（EUV）光刻设备，盈利能力下降。技术挑战也相当艰巨；随着线宽的缩小，干扰增加，漏电流增大，使得控制热量产生变得困难。 找到的解决方案是封装。与其通过超细工艺将复杂功能塞入单个芯片，不如连接几个适度先进的芯片来实现相同的性能。业界将“先进”这一修饰词附加到这项技术上，因为其技术难度远远超过传统封装。 ◇ CoWoS产能严重短缺 领头羊是台积电。它的主要武器是一种称为“CoWoS-S”的2.5D先进封装技术。它在基板上放置一个硅中介层——一种作为桥梁的特殊材料层，并水平排列多个芯片。硅中介层由通过硅通孔（TSV）组成，这些是连接底部基板与顶部芯片的垂直通道，以及重新分配层（RDL），用于连接芯片之间的信号。它被称为2.5D封装，因为中介层和芯片在基板上垂直堆叠（3D），而芯片则水平排列（2D）。 随着AI时代对高性能芯片的需求增长，NVIDIA和AMD认识到了CoWoS的强大。因此，连接HBM和GPU的AI加速器如B200和H100应运而生。 根据三星证券的说法，台积电的CoWoS生产能力（换算为晶圆）从2024年的每月35,000片增加到去年的约70,000片，预计今年将上升到约110,000片。然而，评估表明这仍然不够。考虑到台积电为NVIDIA分配的CoWoS产能约为55%，计算表明今年只能生产891万台“Blackwell” AI加速器。这个数量可以支持最大容量为18千兆瓦（GW）的数据中心，这仅占今年全球数据中心投资能力的50%。三星证券分析称，“台积电今年可能无法满足NVIDIA的需求。” ...